据外媒报道，优化芯片设计是提高当今系统计算能力的关键。然而，这是一个耗时的过程，并且正在努力使其更有效率。考虑到这一点，现在谷歌研究人员将注意力转向机器学习来帮助解决这个问题。

在最近发表在 arXiv 上的一篇题为“Chip with Deep”的论文中，谷歌的团队将芯片布局问题定位为强化学习（RL）问题。然后，经过训练的模型将芯片块（每个芯片块是一个独立的模块，例如内存子系统、计算单元或控制逻辑系统）放置到芯片画布上。

确定芯片块的布局，这一过程称为芯片布局规划，是芯片设计过程中最复杂和最耗时的阶段之一，涉及将网表放置在芯片画布（2D 网格）上，这可以最大限度地降低功耗，性能和面积 (PPA)谷歌优化，同时遵守密度和路由拥塞约束。尽管对该问题进行了数十年的研究，但仍需要人类专家进行数周的迭代才能产生满足多方面设计标准的解决方案。

深度强化学习模型的输入是芯片网表、当前放置的节点ID，以及一些网表元数据。网表图和当前节点通过基于边的图神经网络生成部分放置的图和候选节点嵌入。

前馈神经网络然后将其作为聚合输入并输出一个学习表示，该表示捕获有用的特征并帮助在所有可能的网格单元上生成概率分布，通过该概率分布，策略网络可以将当前节点放置在该节点上。整个过程可以封装在下面的GIF中。左边的芯片显示了从头开始的宏布局，右边的芯片微调了一些初始布局。

通过这种设置，研究人员展示了效率和放置质量的改进，并表示使用他们训练有素的 ML 模型可以在 6 小时内完成人类专家需要数周时间的过程。

我们的目标是最小化 PPA（功率、性能和面积），并且我们表明，与现有的相比，在 6 小时内谷歌优化，我们的方法可以在现代加速器网表上产生超人或类似的布局。基线需要人类专家在一个循环中需要几个周。

展望未来，该团队认为其模型展示了一种强大的自动芯片布局方法，可以大大加快芯片设计，也适用于任何芯片布局问题，这也将在芯片设计过程的早期实现协同优化。

很多信息可咨询http://www.yoyi8.com